スーパーコンピュータ「京」の後継機となるポスト「京」の開発に関して、
その中核となるCPUの試作チップを完成し、機能試験を開始したことを発表した。
富士通と理研は、2006年より「京」を共同で開発し、2012年に完成、共用が開始された。
「京」はスーパーコンピュータの実用面を示す主要な性能指標で現在でも
世界トップ(2017年11月のランキング)の性能を有しており、
先端的研究において不可欠な研究開発基盤として運用されている。
この「京」の後継機であるポスト「京」は、さまざまな科学的・社会的課題を解決する先端研究開発基盤、
および今後我が国が目指す新たな人間中心の社会"Society 5.0"の実現を支える重要な基盤としても期待されている。
「京」で実現された高いメモリバンド幅と倍精度演算性能をより強化するとともに、
AIなどの分野で重要となる半精度演算にも対応した。
今回、このように設計したCPUの試作チップにおいて初期動作を確認したことで、
システム開発における重要なマイルストーンを順調にクリアしたことになる。
ポスト「京」の中核となるCPUは、Armv8-A SVEアーキテクチャを採用しつつ、
「京」を含むこれまでのスーパーコンピュータ開発で富士通が培ったマイクロアーキテクチャ(ハードウェアの設計)を継承し、
高性能積層メモリと相まったメモリバンド幅と演算性能を備え、
アプリケーションの実行性能が高いレベルで実現できるように最適化されている。
さらに、最先端の半導体技術を用いることと、省電力設計および電力制御機能を盛り込むことで、
高い消費電力あたり性能を実現する。
また、プログラム開発環境を含むシステムソフトウェアは、
「京」と互換性のあるものを富士通が継続して提供する。
これにより、「京」で蓄積されたプログラム資産は、リコンパイルすることで確実な移行と性能確保が可能となる。
また、理研で開発しているシステムソフトウェアMcKernel、XcalableMP、
FDPS(Framework for Developing Particle Simulator)も利用でき、
さらなる実行性能・利便性の向上に役立つものと考えているという。
システムとアプリケーションを協調的に開発し、世界最高水準の汎用性、
および最大で「京」の100倍のアプリケーション実行性能と、
30~40MWの消費電力(参考:「京」12.7MW)を目指していく。
ポスト「京」は、コンピュータシミュレーションなどで重要となる倍精度演算に加え、
ディープラーニングなどで重要となる半精度演算にも対応でき、AI分野への利用拡大も期待される。
また、ポスト「京」を活用することで、先端的な研究成果を生み出し、
健康長寿、防災・減災、エネルギー、ものづくり分野などの社会的・科学的課題の解決や、
産業競争力の強化に貢献することを目指して、開発を進めていくとしている。
富士通は、今後も引き続き、理研と共にさらなる開発を進めていくとしている。
なお、ポスト「京」の試作機は、6月24日〜28日にドイツにて開催される、
世界的なハイパフォーマンスコンピューティングに関する国際会議・展示会「ISC2018」に出展される予定となっている。
マイナビニュース
https://news.mynavi.jp/article/20180622-652176/
政府調達させた方が良い
日本国外の研究拠点理化学研究所RAL支所(イギリス・Chilton Didcot Oxon)
理研BNL研究センター(アメリカ合衆国ニューヨーク州)
RIKEN-MIT脳科学総合研究センター(アメリカ合衆国マサチューセッツ州・ケンブリッジ)
シンガポール連絡事務所(シンガポール・Biopolis)
理研中国事務所準備室(中華人民共和国・北京市)
特許の墓場の富士通はSPARC捨てられるのか?
詳細の発表はまだか?
どうせボロが出るだろw
製造はTSMCだし、TSMCのせいにするかな?
リーク電流が多いとかクロック上がらないとか、TSMCのせい、みたくw
商売にならない 日本が斜陽の理由でもある
最適な命令セットとは何かを先にスパコンで探索した方がいいんじゃね
汎用性のある命令セットを用意するしかない
演算モジュールを何個並べるかとメモリバンド幅をどうするかだけの問題
なのでSPARCのままでよかったんだがそれじゃあ開発予算が取りにくいからARMにしただけ
そもそも10年前の 京 の100倍程度しか性能向上してないとかどんだけ詐欺なのかと・・・
10年で10億倍ぐらいにしろよ無能
頑張ってみてよ。消費電力も多く性能頭打ちや不具合多発な院照るやアムドを超える
製品をテクノロジーブレイクスルーで造ってみろ。 そしたら会社株買ったげる
>および最大で「京」の100倍のアプリケーション実行性能と、
>30~40MWの消費電力(参考:「京」12.7MW)を目指していく。
腰が引けてるなあw
100倍の「アプリケーション実行性能」?ほお、
従前の尺度で普通に比べたらどんだけ行くんだ?
相応に行くんならそれも言ってるだろ。
なのに言わない、つまり言えないw
「アプリケーション実行性能」だけ言っても、それが何であるかが分からないから
何倍になったのか分からない。
消費電力が京の3倍前後とさらにバカでかくしたのはいいが、
従前尺度の性能を言えないからこういういい方して、
比較の対象が無いから、どんな結果が出ようと、省エネ達成ってわめくつもりだろ。
元々消費電力がでかすぎて民間貸し出しもほとんど活用されなかった京。
それが
>30~40MWの消費電力(参考:「京」12.7MW)
って、なんだよ、特別運転予算でもつけてやるのか?w
来年出しても、最近のIBMが200PFLOPS、13MWだから
ポスト京は従前尺度性能比京の30倍(300PFOPS)、消費電力横ばい、それ位が妥当な線。
時間の問題だな。
「ARMにするから低消費電力」
のメッキが剥がれるのはw
シンギュラリティーは前倒しだな
あきないねえ
なんで最先端で作らないかな。できないのかね。
消費電力多くなるし熱持つしクロック上げられないよね。
インテルプロセッサと同じプロセスルールで造った場合
面積当たりのパフォーマンスは優っているのか?
でもインテルもTSMCもデザインルールは似たようなもんだ。
たぶんどうせどっちもASMLのステッパーで製造するんだから。
差が出るとしたらターゲット(高性能プロセサvs.低消費電力)の違いによるVtの設定値の違いとか、
あとは他の要因による加工精度の差とか、まあ色々。
いずれにしろFがどうのこうの言っても始まらん世界の話になっちまったw
Qualcommから買って来ればいいんだよ。
その方がまだましかもな。
サーバ用は売りたがってるけどうまく行ってないみたいだし。
もっともSparcやメインフレームは捨てることになるがw
いずれ捨ててもいい時期が来る、そしたらそうするのかな?
IAスパコン(今でもこっそり製品化している)とARMスパコンの二本立てww
意味を失って、解きたい問題に合わせて動的に回路構成や機能が変わるので、
そういう上位層にあるFPGAの回路設定のための命令があっても、
データーを直接いじる固定された命令セットはなくなるのかもしれないな。
バスも二値から多値にすれば、エラーレートは上がるかもしれないが、
電線の本数が一定の場合には、バンド幅が増やせるのではなかろうか?
エラーレートの上昇はECCなどで(僅かな割合のバス幅の増加により)
対処するというのではどうだろうか?
ブロードコム レイアウト
TSMC 製造
NECのTUBASAも
NEC 論理設計
ブロードコム レイアウト
TSMC 製造
おなじじゃんw
大規模に建立すれば良いのに。
まあ、でも3位なら
まだ買い換えなくてもいいんじゃ
富士通の新しいARMのCPUを載せたマシンが秋葉原でOSや
コンパイラ込みで50万円ぐらいで売られるのならいいのにな。
そんなことできないのだろうけれども。
コア数の足らない出来損ないのCPUを載せて売るとかすれば
価格弾力性はある程度出せるのかもしれないけれども。
性能発表はよ。
従来指標での見積もり。対京比何倍?
ちなみに電力は3倍程度だな。
アプリケーション性能とやらはどうでもいい。
どうしてもそれを追加で持ち込みたいなら、
どういう条件の時京の100倍になるのか明示しろ。
条件を明示しないなら無意味な数値。
もとはといえば、個人でも買える程度の価格のグラフィックカードを売っていて
それをマニアや物好きの研究者が買ってなんとかこの並列計算パワーを使えないか
といろいろやってたりしたのがなれそめだからね。テスラとかいうHPC用の
ブランドのカードも出たが、最初のうちはテスラと普通の民生用品の違いは
メモリ容量の大きさ、コア数の大きさ、パリティがあるかどうかぐらいだった。
しかし、だんだんと普通のホビーストや年間研究費が数十万円の研究者には
手に届かない値段になってしまった。
ものになるのだろうか。
表の各種計算をものすごく早く行う計算機はどういう風に
すれば良いだろうか?
F社もパソコン部門を売却してしまったりしたそうだが、スパコン事業もあまり
儲かるとは言えないから。
しかし、実際、理研でスパコンが効果的に使われているかとなると大いに疑問である。
理研の情報系の研究室の業績は厳しい審査の目を通されるべきである。
ファースト、ラスト、コレスポ以外の便乗論文は評価してはならない。
>なのでSPARCのままでよかったんだがそれじゃあ開発予算が取りにくいからARMにしただけ
これでARM採用は頭が悪い。富士通という企業は元はシーメンスと合弁するくらいのドイツ系
なので社風がファブレスの英国風ではないし、コアを簡単に変えること自体がナンセンス。
SPARCならSPARCを長く使うべきで、その先に最近話題のRISC-Vの道筋もあったはず。
ARM採用の富士通HPCは失敗するか最悪のマシンになると思う。
半導体設計も企業組織も組み合わせがよくない。良くないものを掛け合わせると最悪のものが
生まれる。
特に、SATAじゃなくてPCI-Eのに
ARMはバグ取り済みの資産が盛り盛り開発者も大勢
ところで、引退する京はどこにいくのかな?
転載元http://anago.2ch.sc/test/read.cgi/scienceplus/1529888024/